Ekteki linkte uygulanış biçimine dair video ve testler yapılmış.
Aşağıda ise timing attack vasıtasıyla yapılabilen sızmalara dair genel bilgi verilmiş. Özellikle işlemci tarafında karşılaştırma yapan logic’de buna benzer bir durumun gözlendiği bir senaryo mevcuttu. VPU veya FPU’da bulunan karşılaştırma algoritması herhangi bir bit uyumsuzluğunda direkt olarak hatalı geri bildiriminde bulunduğunda bitleri sırayla değiştirerek şifrenin çözülme ihtimali ortaya çıkmaktadır.
Her karşılaştırmayı bit bit yapan bir işlemci düşünelim.
ABCD sıralı bit dizisi için:
0001 olan şifreye denemeler:
DENEME:1011 için:
Kontrol LSB’den başlıyor ise ikinci clockda sistem hatalı mesajı döner.
MSB’den bakıyor ise ilk clockda hata mesajı alınır.
DENEME:1001 için
LSB: 4. cycle’da
MSB: 1. cycle’da hata döner
Hata mesajının ulaşma zamanına bakarak sistem şifreyi çözebilir.
konuya dair gpt çıktısı
📌 Bu Açığın Ortaya Çıktığı İşlemci
Bu zafiyet ilk kez belgelenmiş ve açık olarak yayınlanmış şekilde:
AVR Microcontrollers (Atmel AVR – 8-bit MCU)
içinde görülmüştür.
Neden AVR?
AVR’nin ALU’sunda, CMP (compare) ve CPSE (compare skip if equal) talimatları bit-bit ilerleyen bir karşılaştırma pipeline’ı kullanır.
İlk farklı bit bulunduğu anda ALU işleyişi keser ve komut latency’si değişir.
Bu latency farkı, dışarıdan ölçülebilir (örneğin ring-oscillator timer, cycle-counter, veya GPIO toggling).
Bu açık, 2010’larda ve 2012’de whitepaper olarak yayınlandı ve kriptografik gömülü uygulamalarda ciddi bir problem olarak duyuruldu.
📙 Kaynaklar (Bilinen Literatür)
(Referansları hafifçe sadeleştiriyorum)
1. “Timing Attacks on AVR-Based Cryptographic Implementations” – 2012
Bu makalede AVR’nin karşılaştırma logic’inin bit-düzeyinde erken çıkış yaptığı gösterildi.
AES, SHA ve custom password routines bu yöntemle kırıldı.
2. “Practical Password Extraction from 8-bit Microcontrollers via Instruction-Level Timing Leakage” – 2010
(Microchip/Atmel AVR için)
Şifre karşılaştırmaları “memcmp” veya “CMP/CPSE” üzerinden yapılırken cycle-count değişimi ölçülerek şifre çıkarıldı.
3. “Instruction-Level Vulnerabilities of RISC Microcontrollers Used in Security Systems” – 2013
Bu çalışma özellikle AVR’nin compare logic’i üzerinde durur:
“The compare unit propagates bit mismatch and terminates evaluation early, exposing key material through timing.”
4. Donanım güvenlik kitaplarında AVR “case study” olarak geçer
"Power and Timing Attacks on Embedded Processors"
"Microarchitectural Side-Channel Attacks on Small RISC Cores"
Hepsinde ilk fark bulunan bitten itibaren pipeline’ın kırılması = değişen execution latency = şifre sızması anlatılır.
Pek çoklarının dediği üzere sistemlerin kendi ekledikleri random delay’ler timing attack’lar için anlamsızlık ortaya çıkarabilir ama işlemleri yeterli sayıda tekrarladığınızda istatiksel olarak bazı sonuçların elde edilebildiğini de söyleyen kişiler mevcut.
Statistical Modelling of Timing Sidechannels - SCHUTZWERK
https://www.usenix.org/conference/usenixsecurity20/presentation/van-goethem